⑩日本国特許庁(JP)

⑪特許出願公開

@ 公 開 特 許 公 報 (A) 平2-19008

Sint. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)1月23日

H 03 F 3/195 3/60

6751-5 J 6751-5 J

審査請求 未請求 請求項の数 1 (全4頁)

図発明の名称 マイクロ波トランジスタ

②特 願 昭63-169605

20出 頭 昭63(1988)7月7日

⑫発 明 者 森 哲 郎 兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹

製作所內

回発 明 者 山 内 眞 英 兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹

製作所内

⑩発明者門脇好伸,兵庫県伊丹市瑞原4丁目1番地、三菱電機株式会社北伊丹

製作所内

⑩出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

四代 理 人 弁理士 大岩 增雄 外2名

明 細 書

1. 発明の名称

マイクロ放トランジスタ

2. 特許請求の範囲

1 つのチップに、2 つ以上のマイクロ放トランジスタを形成し、チップの片側に1 つのトランジスタの入力電極と他のもう1 つのトランジスタの出力電極を交互に配置したことを特徴とするマイクロ放トランジスタ。

3. 発明の詳細な説明

〔産業上の利用分野〕

この発明は、マイクロ波帯で動作するトランジスタのチップパターンに関するものである。

〔従来の技術〕

第4図は、従来のマイクロ被帯で助作するがリクム政衆メタルセミコンダクタ電界効果トランジスタ(以下 GeA。MES PET と称す)チップのパターン図、第5図は従来の GeA。MBS PBT を用いたマイクロ波2段増幅器の一例を示すパターン図である(パイアス回路パターンを省略してある)。

図において、(1) は GaA® 半導体で構成される GaA® MBS PBT チップ本体、(2) はゲート電極、(3) はドレイン電極、(4) はソース電極、(6) はソース電極(4) を裏面のアース電極に接続するためのスルーホール、(6) は入力整合回路、(7) は段間の整合回路、(6) は出力整合回路、(7) は段間の整合回路、(8) は出力を合回路、(9) は 1 段目の GaA® MES PET のドレイン電極と 2 段目の GaA® PET のゲート電極の各体に印加されるパイアス電圧を分離する DC カットコンデンサ、(11) は GaA® MES PET 本体(1) 及び入力整合回路(6) ・ 段間整合回路(7) ・ 出力を合回路(8) を接地するための接地基板である。なお、入力整合回路(8) ・ 段間整合回路(7) ・ 出方の場合回路(8) はアルミナセラミックを板等の時間を板上に、金等の導体をパターニングしたものである。

次に動作について説明する。

第4図で示される G = A = MES PET チップ本体(1) では、ドレイン電極(3) とソース電極(1) との間に電 流が流れ、ショットキバリア接合のゲート電極(2) による空乏層で、この電流がコントロールされる ので増幅作用が得られる。

ただし、男4図で示される GRAS MES PET でマイクロ波帯の増幅部を構成する場合、入力信号が、GRAS MBS PBT で反射されずに効率よく増幅するためには整合回路が必要で、第5図に示すどとく入力整合回路(8),段間整合回路(7),出力整合回路(8)を設ける。

(発明が解決しようとする課題)

従来のマイクロ波帯で動作する G®A® MBS PBT の利得は比較的小さいので、多くの G®A® MBS PET を 破缺疑して用いているが、各々の G®A® MBS PET の入力部に整合回路が必要であるので、上記増铝 器の形状が大きくなるという欠点があつた。また、整合回路をパターニングした誘電体基板を多く用いるので、組立が複雑になり、かつ高価になるという問題点があつた。

この発明は、上記のような問題点を解消するためになされたもので、小型で組立が容易、かつ安価なマイクロ被増協器を構成できるマイクロ被トランジスクを得るととを目的とする。

9. GaA® MES FET チップ本体であり、GaA® MES FET チップ本体の2には第1図の点盤で囲んである2つのG®A® MES PET すなわち、PET-A 03と PET-B 0分が構成されている。また、GaA® MES PET チップ本体の2の各同じ側の端面には、PET-A 03のゲート電極(2A)と PET-B 04のドレイン電極(3B)、及び PET-B 04のゲート電極(2B)と PBT-A 03の入りと PBT-A 03の入りを合回路(8)と PBT-B 04の出力整合回路(8)が同一基板にパターニングされている。19はインダクタンス、50はコンデンサである。

次に動作について説明する。

第2図で示したマイクロ政増組器は、従来例の 第5図で示したマイクロ政増報器と全く同じ構成 (2つの GoAo MES PET と入出力整合回路パター ン及び段間整合回路パターン)となつていをので、 従来と同一の原理でマイクロ政信号を増稿することができる。ただし、この発明の GoAo MES PET を用いたマイクロ政増福器では、 [課題を解決するための手段]

との発明に低るマイクロ放トランジスタは、1 つのチップに2つのトランジスタが構成され、1 つのトランジスタの入力電極と他のトランジスタ の出力電極がチップの同じ片側に配置されたもの である。

(作用)

この発明におけるマイクロ放トランジスタでは、 1つのトランジスタの入力電極と別のトランジス タの出力電極がチップの同じ片側に配置されてい るので、多段増幅器の入出力整合回路及び段間の 整合回路が2つの遊板で構成できる。

[寒施例]

以下、この発明の一実施例を図について説明する。第1図はマイクロ波帯で助作する GaAa MES PET チップのパターン図、第2図は第1図の GaAa MES PET を用いたマイクロ波増組器の他の実施例を示すパターン図である。図において、⑴。⑷~(⑴は第4図及び第5図の従来例に示したものと同等であるので説明の重複を避ける。

- 1.入出力整合回路間のパターンが1つの結板上で構成できる。
- 2・1 つの G®A® MES PBT チップ本体の12 に 2 つの MES PET すなわち PET A 03及 び PET B 04 が 構成されているので、アセンブリが容易でかつ増幅器が小型化できる。

という利点がある。

男3 図において、PET-B 00 のドレイン電應(3B)からPET-A 03のゲート電極(2A)への帰還回路を構成しており、傾はインダクタ、のはキャパシタである。帰還回路を付けることで、増幅器の利得の平坦性の改善及び増幅帯域の拡大が可能であるが、この毎明の C ● A ● MES PET を用いることで、整合回路基板を新たに追加することなく、パターンを変更することで帰還型マイクロ波増幅器が構成できる。

なお、上配実施例では、マイクロ波トランジスタとして G®A® MES PET の場合について説明したが、パイポーラ接合型トランジスタでもよい。また、上配供施例では、2段トランジスタ増幅器に

ついて説明したが、3段、4段等の多段トランジスタ増組器においても、1つのチップの同じ片側にゲート電極及びドレイン電極を交互にそれぞれ3個及び4個並べるととで同様の効果がある。

〔発明の効果〕

以上のようにこの発明によれば、1つのチップに2つのトランジスタを構成し、チップの同じ片側に1つのトランジスタの入力電極と、他のトランジスタの出力電極とを配置したので、小型で組立の容易なマイクロ波増組器が得られる効果がある。

4. 図面の簡単な説明


第1回は、この発明の一実施例による GoA® MES PET チップのパターン図、第2回はこの発明の GoA® MES PET を用いたマイクロ波増幅器の一実 施例のパターン図、第3回はこの発明の GoA® MES PET を用いたマイクロ波増幅器の他の実施例のパターン図、第4回は従来の GoA® MES PET チップ のパターン図、第5回は従来の GoA® MES PET を用いたマイクロ波増幅器の一例を示すパターン図


である。

図において、(2*)(2b) はゲート電極、(3*)(3b) はドレイン電極、(4) はソース電極、(5) はスルーホール、(6) は入力整合回路、(7) は段間整合回路、(8) は出力整合回路、(8) は DC カットコンデンサ、(9) は金ワイヤ、(1) は接地蓋板、位は G*A* MES PET チップ本体、131は PBT-A、14は PET-B、16) は入出力整合回路、16) はインダクタ、(7) はキャパシタである。

なお、図中、同一符号は同一、又は相当部分を 示す。

代理人 大岩堆堆





6:入刀整合回路 7:段間整合回路 8:出刀整合回路 9:DCケ小コンデン 10:金747 11:接地基板 15:入出灯整合回路

